4. Logické obvody

1. Logické obvody

TTL - Transistor-Transistor Logic (Tranzistorově-tranzistorová logika)
CMOS - Complementary Metal-Oxide-Semiconductor (Komplementární kov-oxid-polovodič)
Logické obvody jsou elektronické obvody, které zpracovávají logické signály. Tyto signály mohou nabývat pouze dvou úrovní (1/0)
Každá z těchto úrovní odpovídá určitému napětí. Například u TTL logiky (Transistor-Transistor Logic) platí:
- logická 0 → napětí v rozmezí 0 až 0,8 V
- logická 1 → napětí v rozmezí 2 až 5 V
Logické obvody tvoří základ všech digitálních zařízení – od počítačů, mikroprocesorů, mikrokontrolérů a řídicích jednotek až po měřicí přístroje nebo jednoduché projekty s Arduinem.

Každý logický člen (hradlo) je definován parametry, které určují, jak spolehlivě bude v obvodu fungovat:
Napěťové úrovně:
- $U_{I L}, U_{I H}$ : Maximální napětí pro log. 0 a minimální pro log. 1 na vstupu.
- $U_{O L}, U_{O H}$ : Napětí, které člen garantuje na výstupu.
Logický zisk (Fan-out): Udává, kolik vstupů dalších členů stejné řady lze připojit na jeden výstup, aniž by došlo k poruše logických úrovní.
Statická šumová imunita (Mez šumu): Rozdíl mezi výstupním napětím jednoho členu a vstupním napětím druhého ( $U_{O H} - U_{I H}$ ). Čím je větší, tím je obvod odolnější vůči rušení.
Proudový odběr: Proud, který člen odebírá ze zdroje v klidu a při spínání.

Založeny na bipolárních tranzistorech. Řídí se proudem do báze. Nulový vstupní odpor.
Základní stavební prvek je víceemitorový tranzistor, který slouží jako vstupní hradlo.

Charakteristika	TTL (řada 74)	CMOS (řada 4000 / HC)
Základní prvek	Bipolární tranzistor	MOSFET tranzistor (P a N)
Napájecí napětí ( $U_{cc}$ )	Pevné: $5 V \pm 5 %$	Široké: $3 V$ až $15 V$ (i více)
Logická 0 (vstup)	$0 V$ až $0, 8 V$	$0 V$ až $0, 3 \times U_{cc}$
Logická 1 (vstup)	$2, 0 V$ až $5 V$	$0, 7 \times U_{cc}$ až $U_{cc}$
Logická 0 (výstup)	max. $0, 4 V$	cca $0 V$ (ideální nula)
Logická 1 (výstup)	min. $2, 4 V$	cca $U_{cc}$ (plné napájecí napětí)
Rychlost (Zpoždění $t_{p}$ )	Vysoká (stálá, cca $10 n s$ )	Střední/Vysoká (závisí na $U_{cc}$ )
Statická spotřeba	Vysoká (teče stále proud)	Téměř nulová (v klidu nežere)
Dynamická spotřeba	Konstantní	Roste s frekvencí (čím víc spíná, tím víc žere)
Šumová imunita	Horší (malé rozestupy hladin)	Vynikající (velké rozestupy)
Vstupní odpor	Malý (řády $k Ω$ )	Obrovský ( $G Ω$ – izolované hradlo)

4.1 Spojování vstupů:
- Všechny vstupy, které nejsou používány, musí být připojeny na definovanou logickou úroveň (např. přes odpor na GND nebo Vcc).
- U CMOS hradel je nutné nepoužité vstupy nikdy nenechávat volné, protože mohou zachytit rušení a způsobit nechtěné přepínání.
4.2 Spojování výstupů:
- Výstupy nelze spojovat přímo, protože by mohlo dojít ke zkratu mezi různými úrovněmi napětí.
- Výjimkou jsou výstupy s otevřeným kolektorem (open collector) u TTL nebo open drain u CMOS. Ty umožňují spojování výstupů přes společný odpor na napájení.
4.3 Připojování mezi TTL a CMOS:
- Pro propojení různých logick se často používají přizpůsobovací obvody - napřiklad odporové děliče nebo tranzistorové převodníky úrovní, aby se zajistila správná interpretace logických úrovní.

Logický člen nefunguje okamžitě. Tranzistorům chvíli trvá, než se otevřou nebo zavřou.
Doba zpoždění ( $t_{p}$ ): Čas od změny na vstupu po změnu na výstupu.
- $t_{p L H}$ : Zpoždění při přechodu z Low do High.
- $t_{p H L}$ : Zpoždění při přechodu z High do Low.
Doba náběhu a doběhu ( $t_{r}, t_{f}$ ): Čas, za který se hrana signálu vyškrábe z 10 % na 90 % napětí. Žádný signál není dokonale pravúhlý, vždy je to mírný lichoběžník.
Maximální kmitočet ( $f_{ma x}$ ): Nejvyšší frekvence, při které obvod ještě stíhá spolehlivě přepínat.